DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

008242323

Image available

WPI Acc No: 1990-129324/199017

Thin-film FET for active-matrix LCD panel - has source electrode between

spaced two drain electrodes NoAbstract Dwg 1/7

Patent Assignee: EPSON CORP (SHUH)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Applicat No Kind Date

Kind Date Week

JP 2079476

Α 19900320 JP 88230914

19880914 199017 B

Priority Applications (No Type Date): JP 88230914 A 19880914

Title Terms: THIN; FILM; FET; ACTIVE; MATRIX; LCD; PANEL; SOURCE; ELECTRODE

; SPACE; TWO; DRAIN; ELECTRODE; NOABSTRACT

Derwent Class: P81; U12; U14

International Patent Class (Additional): G02F-001/13; H01L-027/00;

H01L-029/78

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03103976 **Image available**
FILM TYPE TRANSISTOR

PUB. NO.: **02-079476** [JP 2079476 A] PUBLISHED: March 20, 1990 (19900320)

INVENTOR(s): NAKAZAWA TAKASHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 63-230914 [JP 88230914]

FILED: September 14, 1988 (19880914)

INTL CLASS: [5] H01L-029/784; G02F-001/136; H01L-027/00; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JOURNAL: Section: E, Section No. 937, Vol. 14, No. 259, Pg. 76, June

05, 1990 (19900605)

ABSTRACT

PURPOSE: To provide a film type transistor without variations of parasitic capacitance by furnishing two drain electrodes arranged apart at a certain distance, a source electrode wired between these electrodes, and a wiring tying the two drain electrodes.

CONSTITUTION: Two drain electrodes 103 consisting of silicon film, to which impurity to become doner or acceptor is added, are provided on an insulating substrate 101 of glass, quartz, sapphire, etc. A source electrode 102 in the same material as electrode 103 is furnished between the two electrodes 103. A semiconductor layer 104 consisting of silicon film is formed on a line tying the two drain electrodes 103 and source electrodes 102 in contact with their overside, and these are covered with a gate insulation film 105, and thereon a gate electrode 16 is furnished. Further a contact hole 108 is provided on the electrodes 103, and a drain wiring 107 is formed from metal, etc., so that the potentials of the two drain electrodes 103 become equal. Thereby a film type transistor with the parasitic capacitance held constant is obtained irrespective of dislocation of the pattern.

(19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報(A) 平2-79476

⑩Int. Cl. 5 歳別記号 庁内整理番号 ⑭公開 平成2年(1990)3月20日 H 01 L 29/784 G 02 F 1/136 5 0 0 7370−2H H 01 L 27/00 3 0 1 7514−5F 27/12 A 7514−5F 8624−5F H 01 L 29/78 3 1 1 A 審査請求 未請求 請求項の数 3 (全6頁)

公発明の名称 薄膜トランジスタ

②特 顧 昭63-230914

匈出 願 昭63(1988) 9月14日

⑫発 明 者 中 澤 尊 史 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 顋 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

四代理 人 弁理士上柳 雅誉 外1名

明期有

1. 発明の名称

得膜トランジスタ

2. 特許請求の範囲

(1) 所定の基板上に、ソース電板及びドレイン電極と、抜ソース電極と技ドレイン電極を結ぶ 半導体層と、鉄ソース電極と技ドレイン電極と技 半導体層を被覆するゲート絶縁膜と、鉄ゲート絶 縁膜を介して設けられたゲート電極を具備する隙 腹トランジスタにおいて、所定の両属を隔でて設 けられた2つのドレイン電極と、鉄2つのドレイン電極の間に配線されたソース電極と、鉄2つの ドレイン電極とを結ぶ配線を具備したことを特徴 とする再膜トランジスタ。

- (2) 該2つのドレイン電極と、 該ソース電極を同時に形成したことを特徴とする語求項 1 記載の得牒トランジスタ。
 - (3)荻ゲート電道と、 該2つのドレイン電極

を結ぶ配線を同時に形成したことを特徴とする静 求項1記載の浮膜トランジスタ。

3. 発明の詳細な説明

〔磁果上の利用分野)

本発明はアクティブマトリックス方式の液晶ディスプレイや、 イメージセンサや 3 次元集積回路などに応用される薄膜トランジスタに関する。

〔従来の技術〕

特別平2-79476(2)

ース領域 2 0.2 及びドレイン領域 2 0 3 の上側で接し回者を結ぶように多結品シリコン浮膜から成るチャネル領域 2 0 8 が形成されている。 これらを被理するようにゲート組経験 2 0 7 が設けられている。 更にこれに接しゲート電極 2 0 8 が設けられている。

(免明が解決しようとする課題)

しかし、 従来の辞譲トランジスタは次のような 問題点を有していた。

第3回に神暦トランジスタの上視回を示し、第4回にその等価回路を示す。

ゲート電低304と、第3回(A)に示す科線 部5:でゲート絶疑談を認定体としてゲートGとソ ース5の間に寄生容量401が形成される。 同様 に、ゲート電低304と科線部5:でゲートGとド レインDの間に寄生容量402が形成される。

第3回(b)に示す様に矢印305の方向に、ゲート電極304のパターンずれが生ずると、 寄生容量401は減少し、 寄生容量402は増大する。逆に第3回(c)に示す様に矢印308の方

る。.

〔韓風を解決するための手段〕

本現明の神風トランジスタは、 所定の間隔を阻 てて設けられたるつのドレイン電極と、 該 2 つの ドレイン電極の間に配線されたソース電極と、 該 2 つのドレイン電極を結ぶ配線を具備したことを 特徴とする。

〔実施例〕

イメージセンサや3次元集積回路へ応用した場合、 回路定数が一定とすることが困難となり、 実用化への大きな妨げとなっていた。

本発明は、このような問題点を解決するものであり、その目的とするところは、 寄生容量の ばらつきの無い薄膜トランジスタを提供することにあ

腰あるいは、これらの導電板の表面をドレイン包 種と同じ材質で覆った2層構造としてもよい。 2 つのドレイン包包103とソース電伍102の上 例に接してこれらを結ぶ様に、 多結晶シリコン、 非品質シリコン等のシリコン 薄膜から成る半導体 **周104が形成されている。 その版厚は2000** A以下が望ましい。 これら金体をSiOa, SiN x、 SiON等のゲート絶縁展105が被覆して いる。 この上に、 金属、 遠明等電膜等から成るゲ ート電極106が設けられている。 更にドレイン 電極103上にコンタクトホール108が設けら れており、 2つのドレイン電極103の電位が写 しくなる機に金属あるいは透明導な腱によりドレ イン配線107が形成されている。 ゲート電極1 06及びドレイン配植107は同時に同じ材質で 形成してもよい。

この様に構成された特別トランジスタは、 2つの得別トランジスタを並列に接続したのと等値となる。 得限トランジスタのチャネル長しは、 第1図の矢印109であり、チャネル級Wは矢印11

3

0で示された値の2倍である。

第 5 図に本発明の薄膜トランジスタの上視図を示し第 6 図にその等価回路を示す。

ゲート電極508と第5図(4)に示す斜凸部 S:及びS:でゲート級疑問を誘弦体としてゲート GとソースSの間に寄生容量601、802が形 成されている。 同様にゲート電極506と斜線部 81でゲートGとドレインDの間に寄生容量603 が形成される。 第5回(b)に示す機に矢印51 1の方向にバターンずれが生じた場合、 5 4の 面積 はパターンずれがない場合と同じであるが、 5% 3 ●の面積が変化する。 すなわち寄生容量 6 0 1 が 大きくなり、602が小さくなるが蚜6回に示す 毎個回路からも明らかな様に、 寄生容量601と 602は並列となっているため、 ソース例の寄生 容量のトータルはパターンずれがない場合を同じ (S*+S*=S*+S*)となる。 第5回(c)の 場合も全く関様(S→+S→=S→+S→)である。 以上説明した様に、との方向にパターンずれが生 じても、 薄頭トランジスタの寄生容量は、 常に一

形成するスペースを設ける必要がないため、 関口 率を大きくできる。

(発明の効果)

本預明は次のようなすぐれた効果を有する。

第1にパターンずれがどの方向に生じても薄膜 トランジスタの寄生容量を常に一定とすることが でき、アクティブマトリックス方式の液晶ディス プレイに用いた場合、大面積化、高面質化を同時 に実現できる。

第2に、 回路定数を一定にできることにより、 アクティブマトリックス基板あるいはロジック回 路の設計を容易にできる。

第3に、パターンずれに対する許容度が大きく 設計できるため、 従来の様な厳しい工程管理が不 用となり、 歩智りが大名に向上する。

第4に被暴ディスプレイに用いた場合、 ソース 電気が画索電極の下側に形成できるため、 國素電 便を大きくでき、 その結果閉口率の大きい明るい 画面が待られる。

第5にソース電極と断索包をの包位差により、

定となる。

すなわち、 月一益収内あるいは基板間での寄生 容量のばらつきを無くすことが可能となる。

お取トランジスタを形成する地域基板としてガラス基板が広く使用されている。 一般にガラス基板を熱処理し、常道にもどすと、 熱処理前のガラス寸法に比べ、 熱処理役の寸法は小さくなる。

液晶の配向が乱れることがなく、 高回質化できる。 第6に、パターンずれに関係なく寄生容量を一

定とできるため、 異板内の ばらつきあるいは 盆板間のばらつきを無くすことができ、 大幅に品質が同上でき、 更に大面積蒸板上へ均一な特性をもった薄膜トランジスタの形成を実現できる。

第7に、半導体層に多結晶シリコン等の500 で以上の高温で形成する半導体を用いた場合、 基版の収縮に基因するパターンすれの影響を全く受けることなく、 寄生容量を一定に保つことが可能となり、 回路定数を一定にすることができる。

以上のように、 本発明の得段トランジスタは数多くの優れた効果を有するものであり、 その 応用範囲は、ディスプレイ用のアクティブマトリックス 益板やその周辺回路、 イメージセンサ、 3 次元集積回路など多岐にわたる。

4. 図面の気単な説明

第1図(a)(b)は本税明の得限トランジスタの構造を示し、(a)は上視図、(b)は断面

特閒平2-79476(4)

図である。。

第2図(a)(b)は従来の移戦トランジスタの構造を示し(a)は上視図、(b)は斯面図である。

第3図(a)~(c)は、従来の得限トランジスタの構造を示す上視図である。

第4回は、従来の移譲トランジスタの等価回路 図である。

第5回(B)~(c)は、本発明の存践トランジスタの構造を示す上視回、第6回は等価回路図である。

第7図は益板の収縮を示すグラフである。

101, 201…茲板

102, 202, 301, 508…ソース電板

103, 203, 302, 502… ドレイン 祝極

204…ソース配料

107, 205…ドレイン配線


104, 206, 303, 504…半導体層


105. 207…ゲート掲記器 106, 208. 304, 506…ゲート電

401, 402, 801, 802, 603… 苛生容量


以上


出頭人 セイコーエブソン株式会社 代理人 弁理士 上柳 稚芸 他1名







第 1 図







第 2 図












第 4 図

第3図





第 6 図



第 7 図